Imec, ein Forschungs- und Entwicklungszentrum für fortschrittliche Halbleitertechnologien, präsentiert auf der SPIE Photomask Technology + EUV Lithography Conference 2025 (Monterey, Kalifornien) zwei Errungenschaften im Bereich der Single-Print-High-NA-EUV-Lithografie:
Linienstrukturen mit einem Rasterabstand von 20 nm und einer kritischen Abmessung (CD) von 13 nm von Tip-to-Tip, die für die Damaszener-Metallisierung relevant sind.
Elektrische Testergebnisse von Ru-Linien mit einem Rasterabstand von 20 nm, die mit einem Direktmetallätzverfahren (DME) erzielt wurden.
Diese Ergebnisse, die zum Teil durch die NanoIC-Pilotlinie der EU ermöglicht wurden, stellen nicht nur einen wichtigen Meilenstein bei der Weiterentwicklung der Single-Print-Fähigkeiten der High-NA-EUV-Strukturierung dar. Sie unterstreichen auch die zentrale Rolle der Partnerschaft zwischen Imec und ASML bei der Schaffung eines größeren Ökosystems, das den Übergang von High-NA-EUV in die Massenfertigung vorantreibt und den Weg für die Sub-2-nm-Logiktechnologie ebnet.
13-nm-Tip-to-Tip-Strukturen als Meilenstein für Damaszener-Metallisierung
Nachdem Imec im Februar 2025 auf der SPIE Advanced Lithography and Patterning 2025 metallisierte Leitungsstrukturen mit einem Rastermaß von 20 nm vorgestellt hatte, erreicht das Unternehmen nun Leitungsstrukturen mit einem Rastermaß von 20 nm und einer kritischen Abmessung (CD) von 13 nm von Tip to Tip (T2T) mit einem einzigen Belichtungsschritt mittels High-NA-EUV-Lithografie. Für die 13-nm-T2T-Strukturen wurde eine lokale CD-Gleichmäßigkeit (LCDU) von nur 3 nm gemessen, was einen Meilenstein in der Branche darstellt. Die Ergebnisse wurden mit einem Metalloxid-Resist (MOR) erzielt, der gemeinsam mit der Unterschicht, der Form der Beleuchtungspupille und der Maskenauswahl verbessert wurde.
Steven Scheer, Senior Vice President Compute System Scaling bei Imec, sagt: „Die Realisierung dieser Logikdesigns mit Single-Print-High-NA-EUV-Lithografie reduziert die Verarbeitungsschritte im Vergleich zum Multi-Patterning, senkt die Herstellungskosten und die Umweltbelastung und verbessert die Ausbeute. Diese Ergebnisse sprechen für die Damaszener-Metallisierung, den Industriestandard für die Herstellung von Verbindungen. T2T-Strukturen sind ein wesentlicher Bestandteil der Verbindungsschichten, da sie eine Unterbrechung der eindimensionalen Metallbahnen ermöglichen. Um die Logik-Roadmap bei einem Metallabstand von 20 nm zu erfüllen, wird erwartet, dass der T2T-Abstand auf 13 nm und darunter skaliert wird, wobei die funktionalen Verbindungen erhalten bleiben. Es werden weiterhin Entwicklungen zur weiteren Verkleinerung der T2T-Abmessungen mit vielversprechenden Ergebnissen für 11 nm T2T und zur Übertragung der Strukturen in eine darunterliegende Hartmaske durchgeführt, um echte (Dual-)Damascene-Verbindungen zu ermöglichen.“
Direktmetallätzung mit Ruthenium zeigt Potenzial für Sub-20-nm-Verbindungen
Um eine Metallisierung unterhalb von 20 nm zu ermöglichen, wird die Industrie wahrscheinlich auf alternative Metallisierungsverfahren umsteigen. Als zweite Errungenschaft demonstriert Imec die Kompatibilität des direkten Metallätzens (DME) von Ruthenium (Ru) mit der Single-Exposure-High-NA-EUV-Lithografie. Wir haben Ru-Leitungen mit einem Abstand von 20 nm und 18 nm realisiert, darunter 15-nm-T2T-Strukturen und funktionale Verbindungen mit geringem Widerstand. Bei den metallisierten Leitungsstrukturen mit einem Abstand von 20 nm wurde eine elektrische Testausbeute von 100 Prozent erzielt.
Steven Scheer sagt: „Nach der Eröffnung des gemeinsamen ASML-Imec-High-NA-EUV-Labors in Veldhoven, Niederlande, haben Imec und sein Partnernetzwerk große Fortschritte bei der Weiterentwicklung der High-NA-EUV-Lithografie gemacht und die Branche in das Angström-Zeitalter geführt – unterstützt durch drei Jahre Vorbereitung des Netzwerks. Die vorgestellten Ergebnisse markieren einen neuen Meilenstein und unterstreichen die Führungsrolle von Imec in der Lithografie-Forschung und -Entwicklung. Sie spielen auch eine entscheidende Rolle bei der Verwirklichung der Ziele des European Chips Act, Logiktechnologieknoten unter 2 nm zu ermöglichen. In enger Zusammenarbeit mit dem High-NA-EUV-Ökosystem von Imec-ASML, zu dem führende Chiphersteller, Ausrüstungs-, Material- und Resistlieferanten, Maskenhersteller und Messtechnik-Experten gehören, optimieren wir gemeinsam weiterhin die High-NA-EUV-Lithografie und -Strukturierung zur Unterstützung der Logik- und Speicher-Roadmaps.“
