Das fortschrittliche Halbleitermaterial Galliumnitrid wird wahrscheinlich der Schlüssel für die nächste Generation von Hochgeschwindigkeitskommunikationssystemen und die Leistungselektronik sein, die für moderne Rechenzentren benötigt wird. Leider haben die hohen Kosten von Galliumnitrid (GaN) und die Spezialisierung, die erforderlich ist, um dieses Halbleitermaterial in herkömmliche Elektronik einzubauen, seine Verwendung in kommerziellen Anwendungen eingeschränkt. Forscher des MIT und anderer Institute haben nun ein neues Herstellungsverfahren entwickelt, mit dem hochleistungsfähige GaN-Transistoren kostengünstig und skalierbar in Standard-Silizium-CMOS-Chips integriert werden können und das mit bestehenden Halbleiter-Foundries kompatibel ist.
Die Methode besteht darin, viele winzige Transistoren auf der Oberfläche eines GaN-Chips zu bauen, jeden einzelnen Transistor auszuschneiden und dann nur die benötigte Anzahl von Transistoren auf einen Siliziumchip zu kleben, und zwar in einem Niedrigtemperaturprozess, der die Funktionalität beider Materialien bewahrt.
Die Kosten bleiben minimal, da dem Chip nur eine winzige Menge an GaN-Material hinzugefügt wird, aber das resultierende Gerät kann durch kompakte Hochgeschwindigkeitstransistoren einen erheblichen Leistungsschub erhalten. Durch die Aufteilung des GaN-Schaltkreises in diskrete Transistoren, die über den Siliziumchip verteilt werden können, ist die neue Technologie außerdem in der Lage, die Temperatur des Gesamtsystems zu senken.
Hybridchips für bessere Smartphones und künftige Quantenanwendungen
Die Forscher nutzten dieses Verfahren zur Herstellung eines Leistungsverstärkers, einer wichtigen Komponente in Mobiltelefonen, der eine höhere Signalstärke und einen höheren Wirkungsgrad erzielt als Geräte mit Siliziumtransistoren. In einem Smartphone könnte dies die Gesprächsqualität verbessern, die drahtlose Bandbreite erhöhen, die Konnektivität verbessern und die Akkulaufzeit verlängern.
Da sich ihre Methode in Standardverfahren einfügt, könnte sie sowohl heutige als auch künftige Technologien verbessern. Auf lange Sicht könnte das neue Integrationsschema sogar Quantenanwendungen ermöglichen, da GaN bei den für viele Arten von Quantencomputern erforderlichen kryogenen Temperaturen eine bessere Leistung als Silizium aufweist.
„Wenn es uns gelingt, die Kosten zu senken, die Skalierbarkeit zu verbessern und gleichzeitig die Leistung des elektronischen Geräts zu erhöhen, dann ist es eine Selbstverständlichkeit, dass wir diese Technologie einsetzen sollten. Wir haben das Beste, was es an Silizium gibt, mit der bestmöglichen Galliumnitrid-Elektronik kombiniert. Diese Hybridchips können viele kommerzielle Märkte revolutionieren“, sagt Pradyot Yadav, ein MIT-Diplomstudent und Hauptautor eines Artikels über diese Methode.
Tausch von Transistoren
Galliumnitrid ist nach Silizium der am zweithäufigsten verwendete Halbleiter der Welt und eignet sich aufgrund seiner einzigartigen Eigenschaften hervorragend für Anwendungen wie Beleuchtung, Radarsysteme und Leistungselektronik. Das Material gibt es schon seit Jahrzehnten, und um seine maximale Leistung nutzen zu können, ist es wichtig, dass Chips aus GaN mit digitalen Chips aus Silizium, auch CMOS-Chips genannt, verbunden werden. Um dies zu ermöglichen, werden bei einigen Integrationsverfahren GaN-Transistoren auf einen CMOS-Chip gelötet, was jedoch die Größe der GaN-Transistoren begrenzt. Je kleiner die Transistoren sind, desto höher ist die Frequenz, mit der sie arbeiten können.
Bei anderen Methoden wird ein ganzer Galliumnitrid-Wafer auf einem Silizium-Wafer integriert, aber die Verwendung von so viel Material ist extrem kostspielig, zumal das GaN nur in einigen wenigen winzigen Transistoren benötigt wird. Der Rest des Materials auf dem GaN-Wafer wird verschwendet. „Wir wollten die Funktionalität von GaN mit der Leistung von digitalen Chips aus Silizium kombinieren, ohne dabei Kompromisse bei den Kosten oder der Bandbreite eingehen zu müssen. Das haben wir erreicht, indem wir superwinzige diskrete Galliumnitrid-Transistoren direkt auf dem Siliziumchip angebracht haben“, erklärt Yadav.
Die neuen Chips sind das Ergebnis eines mehrstufigen Prozesses. Zunächst wird eine dicht gepackte Ansammlung von winzigen Transistoren auf der gesamten Oberfläche eines GaN-Wafers hergestellt. Mit Hilfe einer sehr feinen Lasertechnologie wird jeder einzelne auf die Größe des Transistors von 240 mal 410 µm heruntergeschnitten, wodurch ein so genanntes Dielet entsteht. Jeder Transistor wird mit winzigen Kupfersäulen auf der Oberseite hergestellt, die direkt mit den Kupfersäulen auf der Oberfläche eines normalen Silizium-CMOS-Chips verbunden werden. Das Verbinden von Kupfer mit Kupfer kann bei Temperaturen unter 400 °C erfolgen, was niedrig genug ist, um beide Materialien nicht zu beschädigen.
Die derzeitigen GaN-Integrationstechniken erfordern Verbindungen mit Gold, einem teuren Material, das viel höhere Temperaturen und stärkere Bindungskräfte als Kupfer benötigt. Da Gold die in den meisten Halbleiter-Gießereien verwendeten Werkzeuge verunreinigen kann, sind in der Regel spezielle Anlagen erforderlich. „Wir wollten ein Verfahren, das kostengünstig ist, niedrige Temperaturen und geringe Kräfte erfordert, und Kupfer ist in all diesen Punkten besser als Gold. Gleichzeitig hat es eine bessere Leitfähigkeit“, sagt Yadav.
Ein neues Werkzeug
Um den Integrationsprozess zu ermöglichen, wurde ein neues Spezialwerkzeug entwickelt, mit dem der extrem winzige GaN-Transistor sorgfältig in die Siliziumchips integriert werden kann. Das Werkzeug verwendet ein Vakuum, um das Dielet zu halten, während es sich auf einem Siliziumchip bewegt, und stellt die Kupferverbindungsschnittstelle mit Nanometergenauigkeit ein. Mit Hilfe fortschrittlicher Mikroskopie wird die Schnittstelle überwacht, und wenn sich das Dielet in der richtigen Position befindet, wird der GaN-Transistor mit Hilfe von Hitze und Druck mit dem Chip verbunden. „Für jeden Prozessschritt musste ich einen neuen Mitarbeiter finden, der die von mir benötigte Technik beherrschte, von ihm lernen und sie dann in meine Plattform integrieren. Es waren zwei Jahre des ständigen Lernens“, sagt Yadav.
Nachdem die Forscher den Herstellungsprozess perfektioniert hatten, demonstrierten sie ihn durch die Entwicklung von Leistungsverstärkern, das heißt Hochfrequenzschaltungen, die drahtlose Signale verstärken. Ihre Bauelemente erreichen eine höhere Bandbreite und eine bessere Verstärkung als Bauelemente, die mit herkömmlichen Siliziumtransistoren hergestellt werden. Jeder kompakte Chip hat eine Fläche von weniger als einem halben Quadratmillimeter.
Da der für die Demonstration verwendete Siliziumchip auf dem hochmodernen 22-nm-FinFET von Intel 16 basiert, konnten sie außerdem Komponenten einbauen, die häufig in Siliziumschaltungen verwendet werden, wie zum Beispiel Neutralisierungskondensatoren. Dadurch konnte die Verstärkung des Verstärkers erheblich verbessert werden, was ihn einen Schritt näher an die nächste Generation der drahtlosen Technologien bringt.
„Um der Verlangsamung des Mooreschen Gesetzes bei der Transistorskalierung entgegenzuwirken, hat sich die heterogene Integration als vielversprechende Lösung für die weitere Skalierung von Systemen, die Verringerung des Formfaktors, die Verbesserung der Leistungseffizienz und die Kostenoptimierung erwiesen. Insbesondere in der drahtlosen Technologie ist die enge Integration von Verbindungshalbleitern mit siliziumbasierten Wafern entscheidend für die Realisierung einheitlicher Systeme aus integrierten Front-End-Schaltungen, Basisbandprozessoren, Beschleunigern und Speichern für Antennen-zu-AI-Plattformen der nächsten Generation. Diese Arbeit stellt einen bedeutenden Fortschritt dar, indem sie die 3D-Integration mehrerer GaN-Chips mit Silizium-CMOS demonstriert und die Grenzen der derzeitigen technologischen Möglichkeiten verschiebt“, sagt Atom Watanabe, ein Forscher bei IBM, der nicht an dieser Arbeit beteiligt war.
