Ein koreanisches Forschungsteam hat eine Technologie entwickelt, die das stabile Stapeln von mehr als zehn ultradünnen Halbleiterchips ermöglicht, von denen jeder nur ein Fünftel der Dicke eines menschlichen Haares beträgt. Ein Forschungsteam unter der Leitung von Prof. Seok Kim und dem Doktoranden Uhyeon Kim vom Fachbereich Maschinenbau der POSTECH gelang es gemeinsam mit Dr. Hohyun Keum vom Korea Institute of Industrial Technology, durch ein neuartiges Verfahren, bei dem Chips gleichzeitig übertragen und metallische Verbindungen hergestellt werden, eine Integrationsdichte zu erreichen, die etwa viermal höher ist als die von handelsüblichen High-Bandwidth-Memory-Speichern (HBM).
Warum KI-Chips in die Höhe wachsen müssen
KI-Dienste wie ChatGPT, KI zur Bilderzeugung und autonome Fahrzeuge haben eine gemeinsame Anforderung: Sie müssen enorme Datenmengen bei extrem hohen Geschwindigkeiten verarbeiten. Während elektronische Geräte immer dünner werden, verbessert sich die Leistung von Halbleitern kontinuierlich, da Chips nicht mehr in die Breite, sondern vertikal gestapelt werden. Dies ist vergleichbar mit dem Bau von Hochhauswohnungen anstelle von Einfamilienhäusern, wenn städtisches Bauland knapp wird. High-Bandwidth Memory (HBM), eine Schlüsseltechnologie, die die Leistung von KI-Beschleunigern bestimmt, wird durch vertikales Stapeln mehrerer Speicherchips hergestellt, wodurch die Fähigkeit, eine große Anzahl von Chips zuverlässig zu stapeln, zu einer entscheidenden Herausforderung wird.
Die Schwierigkeit liegt in der Handhabung ultradünner Chips. Wenn die Chipdicke unter einige Dutzend Mikrometer (μm) sinkt und damit dünner als ein menschliches Haar wird, werden die Chips zunehmend anfällig für Verbiegen, Verziehen und Bruch. Ähnlich wie ein Stapel aus dickem Karton flach bleibt, während gestapelte Schichten aus zartem Reispapier leicht knittern und sich verschieben, wird die Herausforderung umso größer, je mehr Schichten gestapelt werden.
Transfer und Bonden in einem: Der entscheidende Trick
Herkömmliche Halbleiterverpackungsverfahren stützen sich in erster Linie auf das Flip-Chip-Bonden und Schleifverfahren auf Basis von Trägerwafern. Das Flip-Chip-Bonden erfordert jedoch eine hochpräzise Auslegung der pneumatischen Düsen und eine präzise Prozesssteuerung, während schleifbasierte Ansätze häufig mit Handhabungsschäden und Verformungen behaftet sind. Diese Probleme treten deutlich stärker zutage, wenn die Chipdicke unter einige Dutzend Mikrometer fällt. Um diese Einschränkungen zu überwinden, nutzten die Forscher die inhärente Stabilität der Transferdrucktechnologie und demonstrierten sowohl eine zuverlässige Integration als auch die Herstellung von Chips mit Dicken im 10-μm-Bereich.
Um diese Herausforderungen zu bewältigen, kombinierte das Team zwei Technologien zu einer einzigen Prozessplattform: den Transferdruck, bei dem Chips präzise an den gewünschten Stellen platziert werden, und das In-situ-Bonden, bei dem während des Chiptransfers gleichzeitig metallische Verbindungen hergestellt werden. Dieser integrierte Ansatz ermöglicht es, Chiptransfer, Platzierung und elektrische Verbindung in einem einzigen Prozess durchzuführen.
Zur Validierung des neuen Verfahrens stellten die Forscher ultradünne Siliziumchips mit einer Dicke von etwa 14 μm her. Jeder Chip enthielt sowohl vertikale elektrische Signalwege als auch laterale Umverteilungsleitungen, wodurch sich die Struktur hervorragend für die mehrschichtige Integration eignete.
Mithilfe des entwickelten Verfahrens gelang es dem Team, mehr als zehn ultradünne Chips unter Niedrigtemperatur- (unter 180 °C) und Niederdruckbedingungen (unter 20 kPa) zu stapeln. Selbst nach wiederholtem Stapeln blieben die Ausrichtungsfehler zwischen den Schichten extrem gering, und strukturelle Verformungen wurden deutlich unterdrückt. Die erreichte Integrationsdichte – definiert als das Verhältnis der Anzahl der gestapelten Schichten zur Gesamtdicke des Gehäuses – war etwa viermal so hoch wie bei herkömmlichen 12-schichtigen HBM-Strukturen. Mit anderen Worten: Bei gleicher vertikaler Höhe können wesentlich mehr Chips untergebracht werden.
Von HBM bis Micro-LED
Die Kommerzialisierung dieser Technologie könnte die Anzahl der auf einem bestimmten Raum integrierten Chips drastisch erhöhen und damit erhebliche Leistungssteigerungen bei KI-Halbleitern ermöglichen. Darüber hinaus bietet die Technologie potenzielle Anwendungsmöglichkeiten über Speicherbausteine hinaus, darunter die heterogene Integration auf Chiplet-Basis und Micro-LED-Displays der nächsten Generation, was auf eine weitreichende technologische Bedeutung hindeutet.
Prof. Seok Kim von der POSTECH erklärte: „Da wir eine etwa viermal höhere Integrationsdichte als bei bestehenden HBM-Technologien erreicht haben, erwarten wir, dass diese Technologie zu einer Schlüsseltechnologie für zukünftige Hochleistungs-KI-Halbleiter und Speichersysteme der nächsten Generation wird.“
Dr. Hohyun Keum vom KITECH merkte an: „Die in dieser Arbeit entwickelten Technologien zur ultrapräzisen Ausrichtung und zum Verbinden im Mikrometerbereich könnten in großem Umfang bei der Herstellung von Halbleitern und Displays der nächsten Generation zum Einsatz kommen.“
Diese Forschung wurde von der National Research Foundation (NRF) Koreas im Rahmen des PIM-Programms zur Entwicklung von Kerntechnologien für KI-Halbleiter (Device) und des Programms für Forscher in der Mitte ihrer Karriere unterstützt.
