Die Toolchain trägt zur Verbesserung der Code-Dichte bei und erzeugt einen kleineren Code.

Bild: IAR Systems GmbH

Unterstützung für RISC-V-Kerne Toolchain erleichtert Entwicklung

31.05.2019

IAR Systems kündigt die Verfügbarkeit der C/C++ Compiler- und Debugger-Toolchain IAR Embedded Workbench mit Unterstützung für RISC-V-Kerne an.

Die IAR Embedded Workbench hilft dem Entwickler sicherzustellen, dass die Anwendung den Anforderungen entspricht und den On-Board-Speicher bestmöglich nutzt. Unternehmen haben dadurch die Möglichkeit ihre bestehende Plattform zu erweitern.

Interne Tests des Unternehmens zeigen, dass die erste Version des IAR C/C++ Compilers für RISC-V bereits eine Verbesserung der Code-Dichte bringt und einen kleineren Code erzeugt als andere verfügbare Tools. Um die Codequalität zu gewährleisten, enthält die Toolchain C-STAT für die integrierte statische Codeanalyse.

C-STAT unterstützt die Einhaltung spezifischer Standards wie MISRA C:2004, MISRA C++:2008 und MISRA C:2012 und deren Nachweis, sowie die Erkennung von Fehlern, Bugs und Sicherheitsschwachstellen im Sinne der Common Weakness Enumeration (CWE) und eines Subsets von CERT C/C++.

Volle Kontrolle in Echtzeit

Der in der IAR Embedded Workbench enthaltene C-SPY Debugger erlaubt eine volle Kontrolle über die Anwendung in Echtzeit. Sein Simulator beinhaltet vollständige Debugging-Funktionen auch ohne Zugriff auf die Hardware. Für das In-Circuit-Debugging bietet IAR Systems die Probe I-jet und damit eine Hochgeschwindigkeits-Debugging-Plattform für eine vollständige Codekontrolle.

Architektur voll ausschöpfen

„RISC-V entwickelt sich zu einer wichtigen und weit verbreiteten Architektur, die viele Unternehmen in ihren Designs übernehmen“, sagt Stefan Skarin, CEO, IAR Systems. „Diese Unternehmen benötigen professionelle Entwicklungswerkzeuge mit professionellem technischem Support, um die Möglichkeiten dieser Architektur voll nutzen zu können. Als Anbieter von kommerziellen Tools haben wir eine einzigartige Position im RISC-V-Ökosystem: Wir bieten globalen technischen Support und investieren in stabile Technologien – damit bringen wir die RISC-V-Entwicklung auf die nächsthöhere Stufe.“

Markteinführungszeit verkürzen

„Wir freuen uns über die frühzeitige Unterstützung unserer AndesCore Prozessoren in der IAR Embedded Workbench“, kommentiert Dr. Charlie Su, CTO und Executive VP, Andes Technology Corporation. „IAR Systems bietet jederzeit leistungsstarke Entwicklungstools sowie umfassende Debugging-Funktionen, die es unseren Kunden ermöglichen, die Markteinführungszeit zu verkürzen und wettbewerbsfähige Embedded-Anwendungen zu entwickeln. Wir freuen uns sehr über diese Produkteinführung.“

Über RISC-V

RISC-V ist eine freie und offene Befehlssatzarchitektur – instruction set architecture (ISA), die auf etablierten Prinzipien des Reduced Instruction Set Computing (RISC) basiert. IAR Systems ist der gemeinnützigen RISC-V Foundation, die die Einführung und Implementierung der RISC-V ISA vorantreibt, im Jahr 2018 beigetreten und verpflichtete sich, seine Entwicklungswerkzeuge in die wachsende RISC-V-Community einzubringen. In Ergänzung zu seinem Toolsangebot bietet IAR Systems über Niederlassungen auf der ganzen Welt einen technischen Support.

Geplante Erweiterungen

Die erste Version der IAR Embedded Workbench für RISC-V bietet Unterstützung für RV32 32-Bit-RISC-V-Kerne und Erweiterungen. Zukünftige Versionen werden Unterstützung für 64-Bit und den kleineren RV32E-Basisbefehlssatz sowie funktionale Sicherheitszertifizierung und Sicherheitslösungen beinhalten.

Firmen zu diesem Artikel
Verwandte Artikel