Mit HAV-Technologien können Entwicklungsteams System-on-Chip-Lösungen (SoCs) sowie die darauf ausgeführte Software entwickeln und schließlich eine vollständige Systemverifikation und -validierung durchführen. Die Emulation ist eine traditionelle, auf die Hardware-Verifikation ausgerichtete Technologie im Bereich HAV (Hardware-Assisted Verification – hardwareunterstützte Verifikation). Sie ermöglicht die Erstellung von Modellen eines bestimmten IC-Designs in RTL-Code (Register Transfer Level). Mithilfe dieses ausführbaren Modells können die Entwicklungsteams die Funktionalität ihres Designs umfassend analysieren, Fehler beheben und überprüfen, ob der Entwurf den Spezifikationen entspricht, bevor er in die Layout- und Fertigungsphase zur Herstellung des ICs weitergeleitet wird.
Eine neuere HAV-Technologie, die sogenannte FPGA-basierte Prototypenerstellung, verzichtet zugunsten einer höheren Ausführungsgeschwindigkeit auf einen Teil der Möglichkeiten zur Hardware-Analyse, die bei der Emulation gegeben sind. Dank einer 5- bis 10-fachen Leistungssteigerung gegenüber der Emulation ermöglicht das FPGA-Prototyping Software-Teams die Entwicklung von Firmware und sogar von Apps sowie die Durchführung von Systemvalidierungen mit auf dem Hardware-Design ausgeführter Software, noch bevor das IC-Design als Siliziumchip vorliegt. Anschließend können sie das IC-Design anpassen, um die Software- und Systemleistung zu optimieren. Die Ausführung des Designs auf Hardware ermöglicht es den Software-Teams zudem, frühzeitig mit der Entwicklung von Anwendungssoftware zu beginnen. Emulation und FPGA-basiertes Prototyping sind für Unternehmen von unschätzbarem Wert, um zuverlässigere Produkte schneller zu entwickeln. Dies ist besonders wichtig im Zeitalter der KI.
Im Folgenden werden einige HAV-Methoden betrachtet, die heute bei den fortschrittlichsten KI-Designs zum Einsatz kommen. Grundlage dafür sind jahrzehntelange Erfahrung mit HAV-Technologien sowie die jüngste Einführung des hochmodernen Veloce CS-Systems von Siemens. Dieses umfasst das Emulationssystem Veloce Strato CS, das Enterprise-Prototyping-System Veloce Primo CS und das FPGA-basierte Prototyping-System Veloce ProFPGA CS.
Unersättlicher Bedarf an schnellerer KI mit größerer Funktionalität
Die Größe von Chip-Designs wird heute von der Künstlichen Intelligenz bestimmt – sei es beim Training und bei der Ausführung generativer KI-Modelle, bei der Ansteuerung intelligenter Fahrzeuge oder der allgemeinen Intelligenzforschung. Modernste IC-Fertigungsverfahren und zunehmend auch 3D-ICs stillen den Hunger nach KI und treiben deren Wachstum voran. Der Großteil dieser umfangreichen Entwicklungsprojekte wird nach wie vor von Unternehmen wie NVIDIA, AMD, Intel, Qualcomm und so weiter. durchgeführt. Sie entwickeln CPUs und GPUs für Systemhersteller wie Cloud-Service-Anbieter, Rechenzentren, Hyperscaler und Automobilhersteller.
Für Chip-Hersteller ist das Produkt der Chip. Wenn dieser den Angaben im Datenblatt entspricht, ist er in Ordnung. Für einen Systemhersteller ist das Produkt das System selbst: der Chip auf einer Platine, auf dem der gesamte Software-Stack, von Treibern und Betriebssystemen bis hin zu Anwendungen, läuft. Systemhersteller müssen das integrierte System testen, nicht nur einzelne Module auf RTL-Ebene. Zum Beispiel muss das Team eines Cloud-Anbieters einen Beschleuniger für das Training generativer KI-Modelle entwickeln. Das Design beinhaltet einen Beschleuniger-ASIC – ein großes Array aus spezialisierten Vektorprozessoren und Speicherinstanzen, CPU- und DSP-Kernen sowie I/O-Schnittstellen mit hoher Bandbreite. Der große 3-nm-Chip verfügt über umgerechnet etwa 20 Milliarden Gatter.
Dieser Chip befindet sich auf einer Serverplatine mit Hochgeschwindigkeitsspeicher, optischen Transceivern und einer Systemmanagement-CPU, die von einem Linux-Kernel gesteuert wird und mit KI-Entwicklungsframeworks sowie einem proprietären generativen KI-Tool ausgestattet ist. Der Entwicklungsplan verlangt, dass das RTL-Design des Vektorprozessors, die IP-Integration für den gesamten Chip sowie die Softwareentwicklung und -prüfung alle gleichzeitig beginnen und parallel ablaufen.
Dieses Beispiel hebt einige spezifische Anforderungen für die Systeme hervor, bei denen der RTL-Code und die Software entwickelt und getestet werden. Das Ausmaß, in dem diese Bedürfnisse erfüllt werden, bestimmt sowohl die Einhaltung des Zeitplans als auch den Erfolg des Produkts.
Zeit ist Geld
Die Einhaltung der Designpläne ist zwingend erforderlich. Für den Erfolg eines IC-Design-Unternehmens ist es entscheidend, als Erster mit einem hochmodernen KI-IC-Design auf den Markt zu kommen. Ebenso ist die Integration neuer KI-Funktionen für den Erfolg eines Systemherstellers von entscheidender Bedeutung.
Ein hochmodernes HAV-System mit kompatibler FPGA-basierter Prototypenentwicklung und Emulation hilft Entwicklungsteams, ihre Effizienz zu maximieren. Der Austausch von Designs zwischen FPGA-Prototyping und Emulation über eine gemeinsame Schnittstelle mit einheitlichem Verhalten erlaubt den Teams die Optimierung ihrer Verifikations- und Validierungsmethoden.
HAV mit voller Designkapazität und feiner Auflösung
Heutige KI-Designs können aus mehreren zehn Milliarden Gattern bestehen. Es ist möglich, das Design zu partitionieren und jedes Teilstück separat mit einer eigenen, isolierten Testbench zu testen. Tatsächlich beginnen die meisten Designs die IP-Entwicklung auf diese Weise.
Bei der IP-Integration und der RTL-Verifikation auf Chip-Ebene werden die erforderliche Partitionierung und der Entwurf des Testbenchs zu einem riesigen Projekt. Es ist jedoch nicht garantiert, dass die Ergebnisse das Verhalten des gesamten Designs vorhersagen. Ein umfassendes RTL-Code-Debugging des gesamten IC-Designs kann ein Modell des gesamten Designs nicht ersetzen. Das Gleiche gilt für das Software-Team: Es gibt nichts Vergleichbares dazu, den gesamten Code-Stack auf dem vollständigen Chip-Modell ablaufen zu sehen. Emulations- und Prototyping-Systeme müssen daher in der Lage sein, das gesamte RTL-Design zu verarbeiten.
Granularität ist ebenso wichtig. Das Hardware-Team könnte zunächst mit der Konzeption eines einzelnen Vektorprozessors beginnen, der nur einige zehn Millionen Gatter umfasst. Der Bedarf an Systemkapazität kann von da an weiter steigen, wenn das Team das Netzwerk aus Vektorprozessoren und Speicherinstanzen aufbaut, IP von Drittanbietern hinzufügt und mit der Verifizierung des Verhaltens des gesamten Chips beginnt. Ein vollständig skaliertes Emulationssystem ist möglicherweise nicht von Anfang an erforderlich. Das Gleiche gilt für ein Enterprise-Prototyping-System für das Software-Team. Im Zuge der Weiterentwicklung dieser Entwürfe wird jedoch ein vollständiges HAV-System erforderlich sein.
HAV-Leistung ist von größter Bedeutung
Leistung ist nicht verhandelbar und besteht aus zwei Komponenten: Ausführungs- und Kompiliergeschwindigkeit. Bei einem Emulationssystem legt die Ausführungsgeschwindigkeit fest, wie lange ein bestimmter Hardwaretest dauert. Diese Zeitverzögerung bestimmt, wie viele Möglichkeiten das Verifikationsteam bei der Erkundung des Verifikationsraums ausprobieren kann. Die Verifikation ist erst dann abgeschlossen, wenn die Zeit des Teams abgelaufen ist; die Ausführungsgeschwindigkeit bestimmt dabei die Tiefe der Verifikationsabdeckung.
Beide Faktoren tragen zur Gesamtqualität des Designs und zur Einhaltung des Zeitplans bei. Die Kompiliergeschwindigkeit ist im frühen Teil der Verifikation wichtig, um eine schnellere Durchlaufzeit zu erzielen: kompilieren ▶ ausführen ▶ Fehler finden/beheben ▶ kompilieren ▶ validieren.
Beim Enterprise-Prototyping-System ist die Ausführungsgeschwindigkeit entscheidend dafür, ob es praktikabel oder überhaupt möglich ist, vollständige Software-Workloads auf dem vollständigen RTL-Modell auszuführen.
Bei extrem großen Designprojekten ist die gemeinsame Nutzbarkeit ebenso entscheidend. HAV-Systeme sollten in der Lage sein, mehrere, über den ganzen Globus verstreute Gruppen zu unterstützen. Logischerweise sollten sie in einem Unternehmensrechenzentrum untergebracht sein, das als Knotenpunkt der schnellsten und sichersten Unternehmensnetzwerke dient. Die Systeme sollten mehrere Designprojekte unterstützen können und für IT-Organisationen einfach in Unternehmensrechenzentren zu installieren und zu betreuen sein.
Ein weiterer Aspekt betrifft die Arbeitsweise dieser erweiterten Designteams. In der Praxis arbeiten RTL-Entwicklungs- und Softwareentwicklungs-Teams interaktiv und parallel zusammen. Wenn das Enterprise-Prototyping-System des Software-Teams einen Fehler entdeckt, können sich die Softwareentwickler mit dem Hardware-Team zusammensetzen, um mithilfe des Emulationssystems die Ursache zu finden. Es ist unerlässlich, dass die Emulations- und Prototyping-Systeme dasselbe RTL-Modell verwenden und dass es sich auf beiden Systemen gleich verhält. Jegliche Diskontinuität in der Benutzeroberfläche, in der Art und Weise, wie Befehle ausgeführt werden, oder in der Darstellung von Daten zwischen den beiden Systemen verursacht Verzögerungen und erhöht die Fehleranfälligkeit.
Angesichts der Bedeutung und Schwierigkeit dieser Anforderungen lohnt es sich für Unternehmen, zu prüfen, welcher HAV-Anbieter das umfassendste System hat, das zudem den wachsenden Anforderungen des KI-Marktes gerecht werden kann. So bietet etwa Siemens EDA mit der Veloce CS-Suite einen sehr umfassenden und stark integrierten HAV-Workflow.
Für weitere Informationen lesen Sie bitte das Whitepaper: „Meeting the challenge of concurrent RTL and workload verification and validation.“
