Microchip Technology Inc.

Der SMC 1000 8x25G ermöglicht eine höhere Speicherbandbreite für High Performance Computing (HPC), Big Data, künstliche Intelligenz und maschinelles Lernen.

Bild: Microchip

Kommerzielle Lösung Erster Speichercontroller für KI marktreif

09.08.2019

Da sich die Datenverarbeitungsanforderungen an die Künstliche Intelligenz und das maschinelle Lernen immer mehr erhöhen, stellt paralleler DRAM-Speicher eine Barriere für kommende CPUs dar, für die eine größere Anzahl von Speicherkanälen erforderlich ist. Microchip erweitert deshalb sein Angebot für Rechenzentren und kündigt den ersten kommerziell erhältlichen seriellen Speichercontroller an.

Sponsored Content

Der SMC 1000 8x25G ermöglicht es CPUs und anderen Datenverarbeitungs-SoCs, die 4-fache Anzahl der Speicherkanäle eines parallelen DDR4-DRAMs bei gleichem Platzbedarf/Gehäuse zu nutzen. Die seriellen Speichercontroller bieten diesen rechenlastigen Plattformen eine hohe Speicherbandbreite und Medienunabhängigkeit bei geringer Latenzzeit.

Weniger Pins, mehr Speicher

Mit steigender Zahl der Prozessorkerne (Cores) innerhalb der CPUs hat sich die für jeden Core verfügbare durchschnittliche Speicherbandbreite verringert. CPUs und SoCs können die Zahl der parallelen DDR-Schnittstellen auf einem einzelnen Chip nicht skalieren, um den Anforderungen der zunehmenden Zahl an Cores gerecht zu werden. Der SMC 1000 8x25G ist über 8-Bit-OMI-kompatible (Open Memory Interface) 25GBit/s-Lanes mit der CPU sowie über eine 72Bit-DDR4-3200-Schnittstelle mit dem Speicher verbunden. Damit verringert sich die erforderliche Zahl von Host-CPU- oder SoC-Pins pro DDR4-Speicherkanal erheblich, was mehr Speicherkanäle ermöglicht und die verfügbare Speicherbandbreite erhöht.

Unabhängige Schnittstelle

Eine CPU oder ein SoC mit OMI-Unterstützung kann eine Vielzahl von Medientypen mit unterschiedlichen Kosten-, Verbrauchs- und Leistungsparametern verwenden, ohne dass für jeden Typ ein eigener Speichercontroller integriert werden muss. Im Gegensatz dazu sind CPU- und SoC-Speicherschnittstellen heute an DDR-Schnittstellenprotokolle wie DDR4 mit bestimmten Schnittstellenraten gebunden. Der SMC 1000 8x25G ist der erste Speicherinfrastruktur-IC von Microchip, der die medienunabhängige OMI-Schnittstelle unterstützt.

Rechenzentren steigern Bedarf an Speichern

Für die Workloads in Rechenzentren sind OMI-basierte DDIMM-Speicher erforderlich, um dieselbe hohe Bandbreite und geringe Latenzzeit zu erzielen wie mit heutigen parallelen DDR-Speichern. Der SMC 1000 8x25G zeichnet sich durch ein innovatives Design mit niedriger Latenz aus, das eine inkrementelle Latenz von weniger als 4 ns für den ersten DRAM-Datenzugriff und identische Werte beim nachfolgenden Datenzugriff bietet. Damit ergeben sich OMI-basierte DDIMM-Speicher mit nahezu identischer Bandbreite und Latenz wie bei vergleichbaren LRDIMM-Speichern.

Vielzahl von SoC-Applikationen ermöglichen

„Wir freuen uns, den branchenweit ersten seriellen Speichercontroller auf den Markt zu bringen“, so Pete Hazen, Vice President Data Center Solutions bei der von Microchip. „Neue Speicherschnittstellen wie Open Memory Interface (OMI) ermöglichen eine Vielzahl von SoC-Anwendungen, um den steigenden Speicherbedarf von Hochleistungs-Rechenzentren zu decken.“

Firmen zu diesem Artikel
Verwandte Artikel