Mit den verwendeten Tools und Designs war es dem Forschungskonsortium möglich, innerhalb von zwei Jahren einen prototypischen Sicherheitschip zu definieren, zu entwerfen und zu fertigen. Das so gefertigte Hardware Security Module (HSM) stellt unter anderem einen Krypto-Beschleuniger sowie manipulationssichere Sicherheitsfunktionen zur Verfügung.
Die dabei verwendeten Tools wurden in eine gemeinsame Entwicklungsumgebung integriert und um fehlende Funktionalität erweitert. Das von Google getriebene Open Titan-Projekt ist ähnlich gelagert, aber mit HEP existiert jetzt das erste europäische Projekt. HEP zeichnet sich besonders durch einen sehr kurzen Entwicklungszyklus aus.
Sicherheitschips entwickeln
Sicherheitschips sind für viele Anbieter elektronischer Geräte, von den kleinsten persönlichen Geräten bis hin zu Automobilen, essenziell. Sie führen kryptographische Operationen aus und sollen Manipulationen, Fehlfunktionen und Unfälle verhindern. Diese Chips sollten offen, flexibel anpassbar und mathematisch bewiesenermaßen sicher sein. Angesichts globaler Wertschöpfungsketten mit zahlreichen Akteuren stellt die Versorgung mit derartigen kosteneffizienten Komponenten eine große Herausforderung dar.
Quelloffene Designs, bei denen der sogenannte Source Code zur Überprüfung durch Dritte bekannt gemacht wird, bieten hier eine vielseitige Alternative, solange ihre Sicherheit mit den Werkzeugen zum Schaltungsentwurf (EDA) gewährleistet werden kann. Hieran arbeitet das Forschungsprojekt HEP, das im Rahmen der Initiative „Vertrauenswürdige Elektronik“ vom BMBF gefördert wird.
Im Einzelnen sind folgende Ergebnisse im Rahmen des Projektes HEP entwickelt und implementiert worden:
Erweiterung der SpinalHDL-Sprache: Das Forschungskonsortium hat die offene Hardware-Beschreibungssprache SpinalHDL erweitert, um die halbautomatisierte Implementierung von Sicherheitseigenschaften zu ermöglichen. Dadurch wird ausgeschlossen, dass während der nachfolgenden Schritte zum Chipdesign sicherheitsrelevante Schritte als überflüssig gelöscht werden.
Formale Verifikation des VexRiscv-Prozessors: Die korrekte Funktion des VexRiscv-Prozessors, eines RISC-V Designs, wurde mittels formaler Verifikation mathematisch weitgehend bewiesen.
Entwicklung eines quelloffenen Crypto-Beschleunigers: Die Sicherheit und Leistung des Prozessors wurden mit der Entwicklung eines quelloffenen Crypto-Beschleunigers erhöht.
Entwicklung offener Maskierung: Kryptografische Berechnungen könnten evtl. durch Seitenkanäle, wie den Stromverbrauch, verfolgt und hieraus Schlüssel berechnet werden. Mit einem neu entwickelten, halbautomatisierten, offenen Tool zur Maskierung wird dem entgegengewirkt.
Integration von realen, in Europa herstellbaren, prozessspezifischen Daten (PDK) des IHP in Openlane: Openlane ist eine von unabhängigen Entwicklern, Google, efabless und anfangs auch durch die DARPA geförderte offene Toolkette, um eine Hardware-Beschreibung in dreidimensionale Chipdesigns umzuwandeln. Openlane besteht seinerseits teilweise aus offenen, europäischen Tools, wie Yosys und Klayout. Die Ergebnisse von Openlane müssen jedoch an die fabrikationsspezifischen Prozesse angepasst werden, damit der Chip einwandfrei funktioniert. Diese Spezifikationen sind im sogenannten PDK (Process Design Kit) beschrieben. Erstmals wurde in HEP ein europäisches PDK mit dem offenen Openlane verwendet, letzteres wurde hierfür verbessert.
Die Arbeiten im Projekt HEP haben den Grundstein für das erste europäische, speziell für offene Tools entwickelte PDK gelegt.
Integration des Managements eines Hardware Security Module in einen Crypto-Driver für Autosar (AUTomotive Open System ARchitecture).
Durch die Implementierung dieser Errungenschaften für einen Sicherheitschip haben die Forschenden neue Maßstäbe für die Sicherheit und Entwicklungszyklen von offener Hardware gesetzt.
Detlef Boeck vom Projektpartner Elektrobit: „Als Industriepartner war es uns wichtig, die im Rahmen des HEP-Projekts entwickelten Komponenten in die Autosar-Umgebung von EB tresos zu integrieren.“
René Rathfelder vom Projektpartner IAV: „Die Risiken und Bedrohungen durch die zunehmende Komplexität der Systeme werden immer ausgeklügelter. Die Möglichkeit, frühzeitig an offenen Cybersecurity-Entwicklungen mitarbeiten zu können, wollen wir nutzen, um diese zukünftig in allen unseren Tätigkeitsbereichen einbringen zu können.“
Dr.-Ing. Norbert Herfurth vom IHP: „Als Projektkoordinator bin ich sehr dankbar für unser hochmotiviertes und fähiges Konsortium. Es ist beeindruckend, was in einer solch kurzen Zeitspanne erreicht werden kann, wenn alle mit Leidenschaft bei der Sache sind.“
Offene Tools und Chancen für die Hardware-Entwicklung der Zukunft
Der hergestellte Sicherheitschip funktioniert, aber für design-offene Sicherheitsprodukte fehlen zur Zeit noch ein offener, nichtflüchtiger Speicher und ein offener, physikalischer Zufallszahlengenerator – die Projektpartner arbeiten an Lösungen für beides. Der Code für die Installation auf einem FPGA wurde öffentlich zur Verfügung gestellt. Der erprobte Ablauf zeigt, dass das Entwerfen von Microchips, unter Verwendung von offenen Tools, für jedermann – Studenten, KMUs und Großindustrie – zugänglich, preiswert umsetzbar und schnell verfügbar sein kann.
