In der IT-Sicherheit sind Zufallszahlen von enormer Bedeutung, da sie für kryptografische Verfahren wie die Schlüsselerzeugung genutzt werden und so die Sicherheit von Daten in Bezug auf Vertraulichkeit, Integrität und Authentizität gewährleisten.
Quantum-Zufallszahlengeneratoren (QRNGs) nutzen quantenmechanische Phänomene wie den Zerfall von Atomen oder das Photonen-Phasenrauschen von Laserquellen, um unvorhersehbare und zufällige Daten zu erzeugen und versprechen höchstmögliche Sicherheit, da die Ausgabewerte auf den quantenmechanischen Prinzipien der Unbestimmtheit und Superposition beruhen. Sie bieten sichere Zufallszahlengenerierung für zukünftige Kommunikationssysteme und können in verschiedenen Bereichen wie Behörden, Banken, kritischer Infrastruktur und im Internet der Dinge eingesetzt werden.
Das Ziel: Entwicklung eines kompakten QRNG-Chips
„Im Projekt soll ein kompakter QRNG-Chip mit einer Rauschbitrate von 5 Gbit/s entwickelt werden. Die Rauschbitrate ist ein entscheidender Faktor für die Geschwindigkeit in der Zufallszahlenerzeugung“, erklärt Christoph Posenau, Projektleiter am Fraunhofer IPMS. „Ziel ist es, hohe Geschwindigkeit mit einer kompakten Bauform zu kombinieren und gleichzeitig den Anforderungen der Common Criteria AIS 20/31 PTG.3 zu entsprechen, einem Standard für Sicherheitsanforderungen an IT-Produkte des Bundesamts für Sicherheit in der Informationstechnik (BSI).“
Das Projekt zur Umsetzung des QRNG-Chips nutzt moderne Silizium-Germanium-Technologien zur Entwicklung elektrophotonischer integrierter Schaltungen (EPIC), um eine vollintegrierte Lösung mit Laserquelle, Wellenleiterstrukturen, Photodioden und analoger/digitaler Signalverarbeitung zu entwickeln.
Die QRNG-Lösung wird im Projekt in zwei Anwendungen der Quantum Key Distribution (QKD) getestet. Das interdisziplinäre Projektteam bringt umfassende Expertise von Quantentheorie über Sicherheitsbeweise, Security-by-Design-Erfahrung für RNGs, Siliziumphotonik bis hin zu QKD-Systemen und deren Integration in Anwendungen mit.
Vier Partner und ein assoziierter Partner
Bei der Entwicklung des Chips wird das Fraunhofer IPMS mit vier Partnern und einem assoziierten Partner zusammenarbeiten:
Fraunhofer-Institut für Angewandte Optik und Feinmechanik IOF
Leibniz Universität Hannover (LUH)
Leibniz-Institut für innovative Mikroelektronik (IHP)
Technische Universität Darmstadt (TUDa)
Adva Network Security (assoziierter Partner)
.jpg "Benchmark evaluiert Large Language Models automatisch")
