Embedded-Systeme & Mikrocontroller Rauschen war gestern!

Bild: subjug, iStock
08.05.2015

In modernen Kommunikationssystemen kann der Empfänger umso empfindlicher sein, je rauschärmer der Eingang ist. Und dieser Teil des Systems ist hochempfindlich gegen Rauschen, das von anderen Quellen eingekoppelt wird. Doch es gibt eine Lösung für dieses Problem.

Traditionell verwenden HF-Applikationen Gallium-Arsenide(GaAs)- oder Indium-Phosphide(InP)-Verstärkerblöcke, um geringes Rauschen und hohe Linearität zu erhalten. Diese Blöcke arbeiten an 9 bis 12 V, was zu einem Leistungsverbrauch von 2 bis 4 W pro Empfangskanal führt. Damit wird das Wärmemanagement des Empfängerboards zum Problem, und wird es nicht berücksichtigt, wird die Empfangsleistung verschlechtert. In batteriebetriebenen oder Niederspannungsapplikationen sind herkömmliche Verstärkerblöcke wegen der hohen Leistungsaufnahme zusätzlich ein Problem.

Einige Verstärkerblöcke erfordern Anpassungsschaltungen an Ein- und Ausgang, die aber den gewünschten Frequenzbereich verändern. Das verringert die Gesamtbandbreite, die ein Empfänger aufnehmen kann und verlängert die Entwicklungszeit, um das Eingangsnetzwerk anzupassen. Zusätzlich ist die Mehrheit dieser Verstärkerblöcke unsymmetrisch. In jedem System führt das zu geraden Harmonischen, die für gute Linearität herausgefiltert werden müssen. In vielen Situationen sind harmonische Produkte zweiter Ordnung nahe an den Grenzen des Passbandes, wo die Dämpfung der Filter gering ist. Da die harmonischen Störungen zweiter Ordnung nicht gedämpft werden, wird die Empfindlichkeit des Empfängers reduziert. Bei Einsatz eines differentiellen Verstärkerblockes kann man ein symmetrisches Netzwerk entwickeln und Harmonische zweiter Ordnung spielen keine Rolle mehr.

Verstärkerlösungen

Der LTC6430 ist ein differentieller Verstärkerblock, der in einem Low-Power-Silizium-Germanium (SiGe) Prozess hergestellt ist. Er liefert Linearität und Rauschleistung von High-
Power-Verstärkerblöcken, nimmt aber nur einen geringen Teil deren Leistungsaufnahme auf. Er arbeitet mit 5 V und zieht nur 160 mA Strom, reduziert somit die Leistungsaufnahme auf weniger als 1 W. Das ermöglicht den Betrieb in Low-Power-, batteriebetriebenen und in thermisch empfindlichen Applikationen. Der LTC6430 ist ohne Anpassungsnetzwerk vorbehaltlos stabil, alles was man braucht ist ein DC-Blocking-Kondensator und HF-Bias-Drosseln. So kann der LTC6430 Frequenzen von 25 bis 1.600 MHz empfangen. Durch die einfache Anpassungsschaltung wird auch die Bauteileanzahl verringert, und die Komplexität des Netzwerks zwischen ADC und Verstärker, lässt so mehr Raum für Barrieren und Vias.

Der LTC6430 ist ein differentieller Verstärker, welcher von vorne herein geradzahlige Harmonische unterdrückt. Das einfachstmögliche Symmetrienetzwerk zwischen ADC und Verstärker ergibt die besten Ergebnisse und lässt Raum für Barrieren und Vias, um Beeinflussung von ADC und Verstärker zu reduzieren. Durch vereinfachte Filterung benötigt das Netzwerk weniger Komponenten und erleichtert den ADC-Anschluss. Da der LTC6430 ein differentielles Ausgangsnetzwerk hat, kann er ohne Balun differentielle ADCs treiben.

Anforderungen an den ADC

Rauschen in Empfängern bezieht sich nicht nur auf die Verstärker und das Kanalrauschen. Rauschen von unerwünschten Quellen auf dem Board kann auch in das ADC-Eingangsnetzwerk gelangen, und wird dann vom ADC digitalisiert. Die Höhe dieser Rauschquellen kann man durch ein gutes Layout begrenzen, aber nicht ganz beseitigen. Eine potentielle Rauschquelle im System schließt die digitalen Ausgänge des ADC selbst ein. Mit großen Spannungshüben und hohen HF-Anteilen können die digitalen Ausgangssignale in die analogen Eingänge gelangen und werden redigitalisiert, erzeugen so eine digitale Rückkopplung. Die kann mit Spitzen bis zu
20 dB zur Rauschflur beitragen. Unsymmetrische CMOS-Signale erzeugen die größte digitale Rückkopplung, da je höher der Spannungshub ist, umso höher ist die digitale Rückkopplung. Digitale Leitungen sind aber ein weiteres Problem: wegen ihres Platzbedarfs. Ein Board mit Vielkanal-ADCs und deren unzähligen Leitungen benötigt viel Platz. Die digitalen Busse sind eine Plage, speziell wenn sie nahe von empfindlichen Schaltungen wie Referenzen, Takten oder Eingangsnetzwerken vorbeiführen.

Leiterbahnen für CMOS- und LVDS-Signale unterliegen einer weiteren Einschränkung: Sie sind nicht DC-symmetrisch. Man kann CMOS- und LVDS-Signale nicht durch Isolationsbarrieren wie Transformatoren, Opto-Koppler, DC-Ablockkondensatoren oder Hochpassbauteile übertragen. In modernen Kommunikationssystemen werden Antennenarrays für Raum Diversity in Empfängern verwendet. Das verbessert den Empfang speziell für schwache Signale oder von Fadingsignalen. Jedoch benötigt jede zusätzliche Antenne im Array einen kompletten Empfangszug. Steigt die Zahl der Antennen, ergibt sich eine zunehmende Zahl an ADC Kanälen. Diese ADCs müssen für maximale Leistung synchronisiert werden, was nicht einfach ist.

ADC-Lösungen

Das Rauschen kann stark reduziert werden durch die Reduzierung der Zahl der Datenleitungen und die Verwendung von digitaler Signalisierung. Der JESD204B-Standard nutzt Paare von CML(Current Mode Logik)-Datenleitungen für die Übertragung sehr schneller serieller Daten. Abhängig von der Abtastrate wird wenigsten ein Paar an Leitungen benötigt. Diese Übertragungsleitungspaare sind differentiell, deshalb ergibt sich eine Feldauslöschung, welche den Effekt der Rauschein-
kopplung in die Masselage reduziert. Da die Datenübertragung seriell und 8B/10B dekodiert erfolgt, gibt es keine sich wiederholenden Muster in den Daten, die Frequenzanteile in der Masselage erzeugen, die möglicherweise am Analogeingang erscheinen. Das reduziert die Möglichkeit der digitalen Rückkopplung im System dramatisch. Durch die Übertragung mittels serieller Datenleitungspaare wird das Routen der Bahnen vereinfacht. Diese Übertragungsleitungspaare können empfindliche Teile auf dem Board umgehen. Durch kleineren Routingbereich sind auch mehr Vias um die Übertragungsleitungen möglich.

Ein weiterer Vorteil der 8B/10B-Codierung ist, dass sie DC-symmetrisch ist. Da ein Bit-Verhältnis zum Einsatz kommt, bei dem eine gleiche Anzahl ein Einsen und Nullen über zwei sich abwechselten Codegruppen verwendet werden, ergibt sich ein DC-Durchschnitt des Signals, der statistisch Null ist. Das ermöglicht jetzt Übertragung mit einem Paar an Leitungen über Transformatoren, Optokoppler, DC-Abblockkondensatoren oder Hochpassbauteile. Durch DC-Kopplung können jetzt Signal über die Isolationsbarriere mittels Transformatoren oder Optokoppler übertragen werden. Die Masselage ist jetzt von der Isolationsbarriere isoliert. Das ermöglicht die elektrische Isolierung empfindlicher Empfängersektionen von rauschenden FPGA-Bereichen, was die Empfängerempfindlichkeit durch Rauschreduktion erhöht. Das wiederum ermöglicht eine nähere Platzierung der Empfängersektion an der Antenne und auch die optische Übertragung, um den
FPGA-Bereich weiter entfernt zu platzieren.

Ein großer Vorteil des JESD204B-Standard ist die Möglichkeit der Synchronisation mehrerer ADCs zur simultanen Abtastung. Das erfolgt mittels Taktmanagement, welches ein SYSREF-Signal an jeden ADC und den FPGA leitet. Bei gültigem SYSREF-Signal an den ADCs, gleicht sich der FPGA selbst auf das SYSREF-Signal ab und die Daten von jedem der ADCs sind mit dem FPGA synchronisiert. Das ermöglicht simultanes Sampling der ADC-Kanäle der verschiedenen ADCs. Diese Technik gleicht ADC-Daten und Abtasttakt und macht so die Synchronisierung einfacher.

Eine praktische Lösung

Der LTC2123 ist ein 250-MSamples/s-14-Bit-Doppel-ADC mit JESD204B-Schnittstelle. Er hat eine Eingangsbandbreite von 1.250 MHz, ermöglicht zusammen mit dem LTC6430 einen sehr guten Unterabtastempfänger für den Empfang bis über 1 GHz. Durch die Ausgangsauslegung nach JESD204B vereinfacht der LTC2123 das Boardlayout, reduziert das in die Masselage eingekoppelte Rauschen und ermöglicht eine Isolation des Empfängers von den digitalen Teilen des Systems. Mit der JESD204B-Schnittstelle ist auch die Synchronisation von mehreren ADCs möglich, was größere Antennenarrays zulässt. Da die Rauschzahl des LTC6430 3 dB ist, kann das Interface zwischen ADC und Verstärker einfacher ausfallen.

Bei 250 MSamples/s mit Signalen bei 199,3 und
200,3 MHz sind die Mischprodukte 3. Ordnung bei 87 dBFS und das SNR beträgt 68 dBFS. Diese Leistung wird über viele Empfangskanäle auf kleinstem Platz erzielt, dies wegen der JESD204B-Schnittstelle und der geringen Leistungsaufnahme von LTC2123 und LTC6430.

Bildergalerie

  • Der JESD204B bietet die Möglichkeit der Synchronisation mehrerer ADCs zur simultanen Abtastung. Das erfolgt mittels Taktmanagement, welches ein SYSREF-Signal an jeden ADC und den FPGA leitet.

    Der JESD204B bietet die Möglichkeit der Synchronisation mehrerer ADCs zur simultanen Abtastung. Das erfolgt mittels Taktmanagement, welches ein SYSREF-Signal an jeden ADC und den FPGA leitet.

    Bild: Linear Technology

  • Eine typische Schaltung mit LTC6430 und LTC2123: ADC und Verstärkersektion sind kompakt; sie ermöglichen größere Barrieren um das Eingangsnetzwerk zur weiteren Reduzierung des eingekoppelten Rauschens in das Netzwerk.

    Eine typische Schaltung mit LTC6430 und LTC2123: ADC und Verstärkersektion sind kompakt; sie ermöglichen größere Barrieren um das Eingangsnetzwerk zur weiteren Reduzierung des eingekoppelten Rauschens in das Netzwerk.

    Bild: Linear Technology

Firmen zu diesem Artikel
Verwandte Artikel